Manual de referência técnica do sistema de processador rígido Altera Cyclone V
Introdução
O Sistema de Processador de Disco Rígido (HPS) Altera Cyclone V integra um processador ARM® Cortex™-A9 dual-core com um rico conjunto de periféricos e lógica programável em um único chip. Projetado para combinar a flexibilidade da estrutura FPGA com o desempenho e a facilidade de uso de um núcleo de processador rígido, ele é voltado para aplicações que exigem baixo consumo de energia, alta eficiência e custo-benefício. É comumente utilizado em sistemas de controle industrial, automotivos, de comunicação e embarcados.
Perguntas frequentes
O que é o Cyclone V HPS?
O Cyclone V HPS é um SoC de sistema em chip que combina processadores dual-core ARM Cortex A9 com estrutura Altera FPGA em um único chip.
Quais são os principais componentes do HPS?
Inclui o processador dual core ARM Cortex A9, controlador SDRAM, controladores flash NAND NOR, controladores USB, Ethernet, UART, I2C, SPI e DMA.
Quais interfaces de memória são suportadas pelo Cyclone V HPS?
Ele suporta DDR3 DDR2 LPDDR2 SDRAM por meio de um controlador de memória rígido integrado no subsistema HPS.
Como o HPS se comunica com a estrutura FPGA?
Por meio de interconexões de alta largura de banda, como pontes AXI, HPS para FPGA, FPGA para HPS, pontes leves e acesso de FPGA para HPS SDRAM.
Quais sistemas operacionais são compatíveis com o HPS?
As opções populares de sistemas operacionais incluem Linux como Yocto ou Debian, FreeRTOS e software bare-metal via cadeias de ferramentas ARM DS 5 ou GCC.
Posso programar o FPGA e o HPS independentemente?
Sim, o HPS e o FPGA são subsistemas independentes, mas fortemente integrados. Você pode inicializar o Linux no HPS enquanto usa o FPGA para lógica em tempo real.
Quais ferramentas são usadas para desenvolver o Cyclone V HPS?
A Intel, anteriormente Altera, fornece o Quartus Prime para design de FPGA e o SoC EDS Embedded Design Suite para desenvolvimento ARM.
Como o Cyclone V HPS é alimentado e sincronizado?
Ele usa vários trilhos de energia e permite clocking flexível com PLLs e osciladores compartilhados entre FPGA e HPS.
Ele suporta inicialização segura ou criptografia?
Sim, com opções de configuração, o HPS suporta inicialização segura por meio de fluxos de bits criptografados e autenticação.
O que JTAG ou opções de depuração estão disponíveis?
Você pode depurar via USB Blaster, JTAG, e Serial Wire Debug SWD e depurador ARM DS 5 ou GDB.